Silisiumkarbide (SiC) MOSFET's binne hege prestaasjes healgeleider-apparaten dy't essensjeel wurden binne yn yndustryen fariearjend fan elektryske auto's en duorsume enerzjy oant yndustriële automatisearring. Yn ferliking mei tradisjonele silisium (Si) MOSFET's biede SiC MOSFET's superieure prestaasjes ûnder ekstreme omstannichheden, ynklusyf hege temperatueren, spanningen en frekwinsjes. It berikken fan optimale prestaasjes yn SiC-apparaten giet lykwols fierder as gewoan it krijen fan substraten en epitaksiale lagen fan hege kwaliteit - it fereasket sekuer ûntwerp en avansearre produksjeprosessen. Dit artikel jout in yngeande ferkenning fan 'e ûntwerpstruktuer en produksjeprosessen dy't hege prestaasjes SiC MOSFET's mooglik meitsje.
1. Chipstruktuerûntwerp: Presys yndieling foar hege effisjinsje
It ûntwerp fan SiC MOSFET's begjint mei de yndieling fan 'eSiC-wafer, dat is de basis foar alle apparaatkarakteristiken. In typyske SiC MOSFET-chip bestiet út ferskate krityske komponinten op syn oerflak, ynklusyf:
-
Boarnepad
-
Poartepad
-
Kelvin Boarne Pad
DeRâne-einigingsring(ofDrukring) is in oar wichtich skaaimerk dat om 'e periferie fan 'e chip leit. Dizze ring helpt de trochslachspanning fan it apparaat te ferbetterjen troch de konsintraasje fan it elektryske fjild oan 'e rânen fan 'e chip te ferminderjen, wêrtroch lekstreamen foarkomme en de betrouberens fan it apparaat ferbettere wurdt. Typysk is de Edge Termination Ring basearre op inÚtwreiding fan knooppuntbeëiniging (JTE)struktuer, dy't djippe doping brûkt om de ferdieling fan it elektryske fjild te optimalisearjen en de trochbraakspanning fan 'e MOSFET te ferbetterjen.
2. Aktive sellen: Kearn fan skeakelprestaasjes
DeAktive sellenYn in SiC MOSFET binne se ferantwurdlik foar stroomgelieding en skeakeling. Dizze sellen binne parallel pleatst, wêrby't it oantal sellen direkt ynfloed hat op 'e totale oan-wjerstân (Rds(oan)) en koartslutingstroomkapasiteit fan it apparaat. Om de prestaasjes te optimalisearjen, wurdt de ôfstân tusken sellen (bekend as de "selpitch") fermindere, wêrtroch't de totale geliedingseffisjinsje ferbettere wurdt.
Aktive sellen kinne ûntwurpen wurde yn twa primêre strukturele foarmen:flakensleatstruktueren. De planêre struktuer, hoewol ienfâldiger en betrouberder, hat beheiningen yn prestaasjes fanwegen selôfstân. Yn tsjinstelling, sleatstrukturen meitsje selopstellingen mei hegere tichtheid mooglik, wêrtroch't Rds(on) wurdt fermindere en in hegere stroomôfhanneling mooglik is. Wylst sleatstrukturen oan populariteit winne fanwegen har superieure prestaasjes, biede planêre struktueren noch altyd in hege mjitte fan betrouberens en wurde se fierder optimalisearre foar spesifike tapassingen.
3. JTE-struktuer: Ferbetterjen fan spanningsblokkering
DeÚtwreiding fan knooppuntbeëiniging (JTE)struktuer is in wichtich ûntwerpeigenskip yn SiC MOSFET's. JTE ferbetteret de spanningsblokkearjende mooglikheid fan it apparaat troch de ferdieling fan it elektryske fjild oan 'e rânen fan' e chip te kontrolearjen. Dit is krúsjaal foar it foarkommen fan te betiid trochbrekken oan 'e râne, dêr't hege elektryske fjilden faak konsintrearre binne.
De effektiviteit fan JTE hinget ôf fan ferskate faktoaren:
-
JTE-regiobreedte en dopingnivoDe breedte fan it JTE-gebiet en de konsintraasje fan dopants bepale de ferdieling fan it elektryske fjild oan 'e rânen fan it apparaat. In breder en swierder dopeare JTE-gebiet kin it elektryske fjild ferminderje en de trochslachspanning ferbetterje.
-
JTE Kegelhoek en DjipteDe hoeke en djipte fan 'e JTE-kegel beynfloedzje de ferdieling fan it elektryske fjild en beynfloedzje úteinlik de trochslachspanning. In lytsere kegelhoeke en in djippere JTE-regio helpe by it ferminderjen fan 'e elektryske fjildsterkte, wêrtroch it fermogen fan it apparaat om hegere spanningen te wjerstean ferbetteret.
-
OerflakpassivaasjeDe oerflakpassivaasjelaach spilet in wichtige rol by it ferminderjen fan oerflaklekstromen en it ferbetterjen fan de trochslachspanning. In goed optimalisearre passivaasjelaach soarget derfoar dat it apparaat betrouber presteart, sels by hege spanningen.
Termysk behear is in oare krúsjale oerweging yn JTE-ûntwerp. SiC MOSFET's binne by steat om te operearjen by hegere temperatueren as har silisium-tsjinhingers, mar tefolle waarmte kin de prestaasjes en betrouberens fan apparaten ferleegje. As gefolch is termysk ûntwerp, ynklusyf waarmteôffier en minimalisearjen fan termyske stress, kritysk om apparaatstabiliteit op lange termyn te garandearjen.
4. Skeakelferliezen en geliedingsresistinsje: Prestaasjeoptimalisaasje
Yn SiC MOSFET's,geliedingsresistinsje(Rds(oan)) enskeakelferliezenbinne twa wichtige faktoaren dy't de totale effisjinsje bepale. Wylst Rds(on) de effisjinsje fan stroomgelieding regelet, ûntsteane skeakelferliezen tidens de oergongen tusken oan- en út-steaten, wat bydraacht oan waarmtegeneraasje en enerzjyferlies.
Om dizze parameters te optimalisearjen, moatte ferskate ûntwerpfaktoaren yn oerweging nommen wurde:
-
SelpitchDe pitch, of ôfstân tusken aktive sellen, spilet in wichtige rol by it bepalen fan de Rds(on) en de skeakelsnelheid. It ferminderjen fan de pitch makket in hegere seldichtheid en legere geliedingswjerstân mooglik, mar de relaasje tusken pitchgrutte en gate-betrouberens moat ek lykwichtich wêze om tefolle lekstromen te foarkommen.
-
Poarteokside dikteDe dikte fan 'e gate-oksidelaach beynfloedet de gate-kapasitansje, dy't op syn beurt ynfloed hat op 'e skeakelsnelheid en Rds(on). In tinner gate-okside fergruttet de skeakelsnelheid, mar fergruttet ek it risiko op gate-lekkage. Dêrom is it finen fan 'e optimale gate-oksidedikte essensjeel foar it lykwichtich meitsjen fan snelheid en betrouberens.
-
Poarte-resistinsjeDe wjerstân fan it poartemateriaal beynfloedet sawol de skeakelsnelheid as de algemiene geliedingswjerstân. Troch yntegraasjepoartewjerstândirekt yn 'e chip wurdt it module-ûntwerp streamlineder, wêrtroch't kompleksiteit en potinsjele falpunten yn it ferpakkingsproses wurde fermindere.
5. Yntegreare poartewjerstân: ferienfâldiging fan moduleûntwerp
Yn guon SiC MOSFET-ûntwerpen,yntegreare poartewjerstânwurdt brûkt, wat it ûntwerp- en produksjeproses fan 'e module ferienfâldiget. Troch de needsaak foar eksterne gate-wjerstannen te eliminearjen, ferminderet dizze oanpak it oantal fereaske komponinten, besuniget de produksjekosten en ferbetteret de betrouberens fan 'e module.
It opnimmen fan poartewjerstân direkt op 'e chip biedt ferskate foardielen:
-
Fereinfâldige module-assemblageYntegreare poartewjerstân ferienfâldiget it bedradingsproses en ferminderet it risiko op falen.
-
KostenreduksjeIt eliminearjen fan eksterne komponinten ferminderet de list fan materialen (BOM) en de totale produksjekosten.
-
Ferbettere ferpakkingsfleksibiliteitDe yntegraasje fan poartewjerstân makket kompakter en effisjintere moduleûntwerpen mooglik, wat liedt ta ferbettere romtegebrûk yn 'e definitive ferpakking.
6. Konklúzje: In kompleks ûntwerpproses foar avansearre apparaten
It ûntwerpen en produsearjen fan SiC MOSFET's omfettet in komplekse ynteraksje fan ferskate ûntwerpparameters en produksjeprosessen. Fan it optimalisearjen fan 'e chiplayout, it ûntwerp fan aktive sel en JTE-strukturen oant it minimalisearjen fan geliedingsresistinsje en skeakelferliezen, moat elk elemint fan it apparaat fyn ôfstimd wurde om de bêste mooglike prestaasjes te berikken.
Mei trochgeande foarútgong yn ûntwerp- en produksjetechnology wurde SiC MOSFET's hieltyd effisjinter, betrouberder en kosteneffektiver. Mei de groei fan 'e fraach nei apparaten mei hege prestaasjes en in hege enerzjy-effisjinsje, binne SiC MOSFET's ree om in wichtige rol te spyljen by it oandriuwen fan 'e folgjende generaasje elektryske systemen, fan elektryske auto's oant duorsume enerzjynetten en fierder.
Pleatsingstiid: 8 desimber 2025